檢索結果：共10筆資料 檢索策略： "王瑞堂".ccommittee (精準) and cadvisor.raw="王煥宗"
個人化服務 ：
排序：
每頁筆數：
已勾選0筆資料
1
本篇論文提出一種應用於5G的極化碼(Polar Code)置信度傳播位元翻轉解碼器，並用FPGA與超大型積體電路設計與實現，硬體架構上以碼率(0.5)設計多種碼長，主要目標為實現出置信度傳播翻轉解碼…
2
本論文提出應用於5G 行動通訊的低密度奇偶檢查碼(LDPC)解碼器超大型積體電路(VLSI)設計，以基於LDPC NMSA的共享參數神經網路解碼演算法做為基礎，進行訓練方式的改良，訓練方式則使用限制…
3
本論文提出應用於5G的極化碼(Polar Code)解碼器，使用置信度傳播演算法，並專注於改善極化碼置信度傳播位元翻轉解碼的高疊代次數帶來的高延遲。超大型積體電路(VLSI)設計與實現，在硬體架構上…
4
本論文提出基於相關雜訊通道的SC-CNN極化碼(Polar Code)解碼器之超大型積體電路(VLSI)設計與實作，以SC-CNN演算法為基礎，改良成可適應不匹配相關雜訊通道的硬體架構，降低因CNN…
5
本論文提出極化碼(Polar code)置信度傳播暨神經網路位元翻轉解碼器，並且使用超大型積體電路(Very Large Scale Integration, VLSI)硬體設計，主要目標為提高置信…
6
本論文在探討使用神經網路應用於極化碼的置信度傳播解碼架構時，神經網路解碼器的訓練方式，透過多SNR的輸入資料集進行深度學習，使神經網路可以更完整的學習極化解碼架構，並在3dB後展現出比單SNR資料集…
7
本篇論文提出了極化碼(Polar code)分佈連續消除位元翻轉(Segmented SC-Flip)解碼器之超大型積體電路(Very-large-scale integration，VLSI)硬體…
8
本論文提出神經網路輔助之區塊循序消除列表(NA-PSCL)解碼器之演算法設計，利用PSCL的區塊解碼特性，與CNN結合，演算法上，減少解碼流程，模擬結果顯示此演算法之效能可接近傳統SCL。 本論文使…
9
本論文提出應用於5G的極化碼(Polar Code)解碼器之超大型積體電路(VLSI)設計與實作，將快速簡化連續消除(Fast Simplified Successive Cancellation)…
10
本論文為針對極化碼(Polar Code)之連續消除(Successive Cancellation)解碼器，在設計上以減少硬體使用率為目標，所提出的解碼器採用半平行化(Semi-Parallel)…